電子發燒友網 > 模擬技術 > 正文

基于模數轉換器AD9444和AD9510芯片實現四通道時間交叉采樣系統設計

2020年07月21日 10:52 ? 次閱讀

應用AD9444的并采用AFB技術的四通道時間交叉采樣ADC系統在提高分辨率的同時,也提高了系統的采樣速率。

數字、軟件無線電和微電子技術的高速發展,極大的促進了模數轉換電路設計的發展。模數轉換器件經歷了從低性能到高性能的發展過程,并產生了多種結構類型的轉換器件。在對高速高性能的模數轉換系統的需求不斷增加的情況下,時間交叉采樣法是最佳的選擇。伴隨著低價、高速、可配置的數字硬件平臺(DSPFPGACPLDASIC等)的出現,新的數字處理技術的發展已經為時間交叉采樣法的ADC系統性能的突破開辟了道路。數字后處理方法比起傳統的模擬匹配技術有很多優點,實現起來比較靈活,并且可以被設計成所期望得到的精度。

AD9444的功能和特性

基于模數轉換器AD9444和AD9510芯片實現四通道時間交叉采樣系統設計

圖1:AD9444的內部結構框圖

圖1是14位模數轉換器(ADC)AD9444的內部結構框圖。AD9444的采樣速率為80MSPS,高SFDR擴大了無線基站接收機的動態范圍,提高了服務質量并降低了成本。AD9444擁有片上基準電壓和跟蹤保持電路,輸出時鐘使數據的輸出簡單化,并且當信號超過所選擇的信號范圍時輸出提示。AD9444的LVDS輸出可連接AD6636多通道寬帶數字下變頻器,特別適合于TigerSHARC處理器。此外,當AD9444和AD9510時鐘分配器一起使用時,AD9444便可以獲得一個優良的時鐘源。

AD9444具有如下特性。

● 100dB的雙通道無雜波失真動態范圍:69.3~70.3MHz;

● 70MHz輸入時,信噪比為73.1dB,無雜波動態失真范圍為97dBc;

● 差分非線性=±0.4LSB,積分非線性=±0.6LSB;

● 功耗為1.2W;

● 3.3V和5V的供電電壓

● 2.0Vp-p滿量程差分輸入

原理及系統組成

1. 時間交叉采樣法

圖2:四通道時間交叉采樣系統數據流圖

多路輸出的時間交叉法模數轉換是一個比較成熟的概念,這種方法不僅節省空間,并且能成倍提高現有的高性能ADC的采樣速率,適合于需要高采樣率的模數轉換系統。時間交叉采樣ADC系統采用的運行理念是:m路ADC中每一片ADC的采樣頻率是整個系統采樣頻率的1/m。每一路通道鎖定在一個相位上,使系統作為一個整體在相等的時間間隔增量上采樣,每片ADC在全速采樣下得到連接完好的圖像。圖2給出了典型的四通道的時間交叉采樣ADC系統的數據流圖。最終輸出的數據流是由系統中的每一通道的輸出數據按照適當的順序交叉輸出產生的。

2. AFB法

圖3:AFB法基本模塊框圖

圖3是AFB(Advanced Filter Bank)法的基本模塊框圖。通過使用特殊的多頻FIR濾波器結構,AFB法可以通過一個簡單的數字硬件平臺實現,例如FPGA或CPLD。通過使用AFB法,時間交叉采樣的ADC系統占用奈奎斯特頻帶的90%,并可以在任何一個轉換器的奈奎斯特頻帶中進行設定。通過使用AFB的特殊的FIR結構和系數計算程序,就可以實現寬帶寬匹配。

3. 系統組成

圖4:基于AD9444的時間交叉采樣系統

本系統是某雷達的數字采集部分,由4片AD9444、1片FPGA、1片TS101和1片AD9510(時鐘分配)組成。系統的框圖如圖4所示,30MHz的中頻信號輸入經過ADC后進行數字濾波和正交解調,然后送入DSP內進行處理。數字帶通濾波、正交解調、數字低通濾波和抽取都在FPGA內完成。由于對各通道對應的相位精確度要求比較高,本系統采用了專用的時鐘分配芯片AD9510來降低操作中的誤差。AD9510帶有一個片上PLL核,具有多路輸出的時鐘分配功能和低抖動、低相位噪聲的優點,可以大大提高轉換性能。系統中的增益匹配、失調匹配和相位匹配直接影響著整個系統的性能,而分辨率的高低又對這三種匹配有影響。

在FPGA內采用AFB法來處理接收到的數據,以達到所期望的信號輸出。AFB ADC結構克服了時間交叉采樣結構對轉換器之間的失配極為敏感的缺點以及開關電容結構的速度和噪聲方面的限制,同時減小了由增益和相位失配引起的誤差。“Advanced Filter Bank”所指的濾波器組既包括數字濾波器,也包括模擬濾波器,不同于只包括數字濾波器的普通濾波器組。AFB ADC采用模擬分解濾波器,將輸入分解成m通道的模擬輸入信號,系統的理想采樣率為每一個轉換器通道的m倍,分辨率與每一個通道的分辨率相同。

4. 系統設計注意事項

通常模數轉換電路工作在混合信號(模擬和數字)的環境中,數字電路相對于模擬電路而言是一種噪聲源,所以高速模數轉換電路的供電及接地設計對其工作特性有較大的影響。轉換電路中的高速ADC是一個混合器件,即在器件內部同時有數字電路和模擬電路兩部分。為了避免數字信號耦合到模擬電路中去,數字地和模擬地通常要分開,只在一點會合。另外,模擬轉換電路單電源供電設計的好壞對轉換性能也有很大的影響。同接地一樣,應將電路中的模擬部分和數字部分的電源線(最好是電源平面)分開,將數據轉換器的數字電源按模擬電源處理。必要情況下應將模擬電源引腳與數字電源引腳用跨接電感的方式隔離。另外,在各個電源的引腳附近應分別接去耦電容,通常是0.01μF,如果空間允許的話,每個器件都應加接一個10μF的電容。

責任編輯:gt

下載發燒友APP

打造屬于您的人脈電子圈

關注電子發燒友微信

有趣有料的資訊及技術干貨

關注發燒友課堂

鎖定最新課程活動及技術直播

電子發燒友觀察

一線報道 · 深度觀察 · 最新資訊
收藏 人收藏
分享:

評論

相關推薦

国产成 人 亚洲 欧美|在线时看乱伦视频网站|成人学生口交做爱吞精|日本r18成人手办